Wykorzystanie systemu wieloprocesorowego w kryptografii symetrycznej w układzie FPGA - str. 5 - FPGA - KRYPTOGRAFIA - MULTIPICOBLAZE - MICROBLAZE - PICOBLAZE - SYSTEMY WIELOPROCESOROWE - PAWEŁ DĄBAL - RYSZARD PEŁKA - KRYPTOGRAFIA SYMETRYCZNA
Farnell, An Avnet Company   Przedstawicielstwo Handlowe Paweł Rutkowski   Phoenix Contact Sp. z o.o.  

Energetyka, Automatyka przemysłowa, Elektrotechnika

Dodaj firmę Ogłoszenia Poleć znajomemu Dodaj artykuł Newsletter RSS
strona główna ARTYKUŁY Elektronika Wykorzystanie systemu wieloprocesorowego w kryptografii symetrycznej w układzie FPGA
drukuj stronę
poleć znajomemu

Wykorzystanie systemu wieloprocesorowego w kryptografii symetrycznej w układzie FPGA

Weryfikacja eksperymentalna zaproponowanych rozwiązań

Tabela 2 prezentuje wyniki uzyskane dla zaproponowanych konfiguracji. Zauważalna jest niewielka przewaga rozwiązania wykorzystującego procesor 32-bitowy, jednak duże wymagania dotyczące liczby zasobów czynią to rozwiązanie mniej ekonomicznym i pobierającym więcej energii od tego wykorzystującego architekturę 8-bitową.

Tabela 2 Zestawienie wydajności podczas szyfrowania oraz opóźnienie zapełnienia potoku

KonfiguracjaLiczba cykliPrzepustowość Mb/sOpóźnienie μs
MultiMicroBlaze @ 100MHz59320,661,32
MultiPicoBlaze @ 200MHz71517,137,27

Tabela 3 przedstawia porównanie wydajności oraz liczby wymaganych zasobów z innymi znanymi rozwiązaniami jednoprocesorowymi.

Tabela 3 Porównanie wydajność szyfrowania dla innych rozwiązań z soft procesorami

KonfiguracjaPrzepustowość Mb/sLiczba bloków slice
MultiPicoBlaze @ 200MHz17,07475
MultiMicroBlaze @ 100MHz20,592224
MicroBlaze @ 50MHz [11]0,91385
LEON @ 50MHz [12]9,102428
ASIP @ 72,3MHz [13]2,18122
PicoBlaze @ 90MHz [13]0,71119

Uzyskanie tak dobrych wyników możliwe było dzięki zastosowaniu nowoczesnego układu programowalnego Virtex 5 [14]; w stosunku do innych rozwiązań uzyskujemy w ten sposób lepsze wykorzystanie zasobów logicznych, mniejsze zużycie energii, większą elastyczność oraz możliwość pracy przy wyższych częstotliwościach. 

Wnioski

W artykule zaprezentowano wyniki badań nad implementacją systemu złożonego z programowych mikroprocesorów PicoBlaze oraz MicroBlaze w układzie FPGA Virtex 5FXT. Podano opis oraz określono funkcjonalność takiego rozwiązania. Projekt został opracowany i zweryfikowany eksperymentalnie w Zakładzie Techniki Cyfrowej Instytutu Telekomunikacji WAT. 

Zaproponowane rozwiązania to kolejny krok w prowadzonych pracach w zakresie implementacji w ramach jednego układu programowalnego kilku procesorów. Porównano otrzymane wyniki z innymi znanymi rozwiązaniami. Wyróżniają się one pozytywnie na tle konkurencyjnych propozycji zarówno pod względem wydajności jak i wymaganej liczby zasobów. Kluczową kwestią dla tego typu rozwiązań na przyszłość jest określenie, czy dodawanie kolejnych jednostek wykonawczych pozwala uzyskać większą wydajność systemu i jakim kosztem. Inną drogą jest rozważenie możliwości stworzenia procesora konwergentnego przystosowanego do pracy w środowisku wieloprocesorowym.

Autorzy:

Paweł Dąbal, Ryszard Pełka

 

Wojskowa Akademia Techniczna, Wydział Elektroniki, Instytut Telekomunikacji

 

LITERATURA

[1] Dąbal P., Pełka R.: Implementacja algorytmu szyfrującego AES-128 w układzie FPGA Spartan 3E z procesorami Pico- Blaze; PAK 2008, Sierpień 2008

[2] Daemen J., Rijmen V.: The Design of Rijndael, AES - The Advanced Encryption Standard, Springer-Verlag, 2002

[3] Rijmen V.: Effcient Implementation of the Rijndael S-box

[4] Gladman B.: A Specification for Rijndael, the AES Algorithm; September 2003

[5] Xilinx Inc.: UG 129 - PicoBlaze 8-bit Embedded Microcontroller User Guide, June 2008

[6] Xilinx Inc.: UG 081 - MicroBlaze Processor Reference Guide, January 2008

[7] Xilinx Inc.: Fast Simplex Link (FSL) Bus (v2.11a) Data Sheet, July 2007

[8] Xilinx Inc.: WP 262 - Designing Multiprocessor Systems in Platform Studio, November 2007 

[9] Xilinx Inc.: XAPP 996 - Dual Processor Reference Design Suite, October 2008

[10] Avnet Inc.: Xilinx® Virtex™-5 FXT Evaluation Kit User Guide, May 2008

[11] Gonzalez I., Gomez-Arribas F.J.: Ciphering algorithms in MicroBlaze- based embedded systems, IEE Proc.-Comput. Digit. Tech., Vol. 153, No. 2, March 2006, pp. 87-92

[12] Hodjat A., Verbauwhede I.: Interfacing a high speed crypto accelerator to an embedded CPU; Signals, Systems and Computers, 2004. Conference Record of the Thirty-Eighth Asilomar Conference on Volume 1, Issue , 7-10 Nov. 2004 Page(s): 488 - 492 Vol.1

[13] Good T., Benaissa M.: Very Small FPGA Application-Specific Instruction Processor for AES; Circuits and Systems I: Regular Papers, IEEE Transactions on Volume 53, Issue 7, July 2006 Page(s): 1477 – 1486

[14] Xilinx: DS 100 - Virtex-5 Family Overview; February 2009

REKLAMA

Otrzymuj wiadomości z rynku elektrotechniki i informacje o nowościach produktowych bezpośrednio na swój adres e-mail.

Zapisz się
Administratorem danych osobowych jest Media Pakiet Sp. z o.o. z siedzibą w Białymstoku, adres: 15-617 Białystok ul. Nowosielska 50, @: biuro@elektroonline.pl. W Polityce Prywatności Administrator informuje o celu, okresie i podstawach prawnych przetwarzania danych osobowych, a także o prawach jakie przysługują osobom, których przetwarzane dane osobowe dotyczą, podmiotom którym Administrator może powierzyć do przetwarzania dane osobowe, oraz o zasadach zautomatyzowanego przetwarzania danych osobowych.
Komentarze (0)
Dodaj komentarz:  
Twój pseudonim: Zaloguj
Twój komentarz:
dodaj komentarz
Stowarzyszenie Elektryków Polskich
Stowarzyszenie Elektryków Polskich
ul. Świętokrzyska 14, Warszawa
tel.  +48 22 5564-302
fax.  +48 22 5564-301
$nbsp;
REKLAMA
Nasze serwisy:
elektrykapradnietyka.com
przegladelektryczny.pl
rynekelektroniki.pl
automatykairobotyka.pl
budowainfo.pl